ALTERA Cyclone2 EP2C5T144 142番ピン I/O, LVDS11n, DEV_CLRn

■I/O
ユーザI/Oとして使用できます。

■LVDS11n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS11pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。

■DEV_CLRn
このピンをDEV_CLRnとして使用するには、デザインソフトウェアQuartusIIで Enabledevice-wide reset (DEV_CLRn) オプションをオンにします。
このピンがLowにドライブされると、すべてのレジスタがクリアされます。
このピンがHighにドライブされている場合、すべてのレジスタは、プログラムどおりに動作します。

※DEV_CLRnピンは、JTAGバウンダリ・スキャンまたはプログラミング動作には影響しません。

これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。

▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。

I/O (Input, Output)
LVDS11n (Tx, Rx)
DEV_CLRn (Input)

タグ：ALTERA FPGA Cyclone