前の10件 | -
ALTERA Cyclone2 EP2C5T144 と コンフィギュレーション手法 [コンフィギュレーション手法]
当ブログは個人の『備忘録的日記』ですので間違いや、勘違い、思い違い、勉強不足があると思います。
当ブログの内容による、いかなる結果や損害においても一切の責任は負いかねますのでご自身の責任の下でのご利用をお願いします。
前回で ALTERA Cyclone2 EP2C5T144 の端子144ピンの備忘録が終わりました。(かなり前ですが --;)
Cyclone2 をコンフィギュレーションする方法としては主に下記の3種類があります。
1. AS(アクティブ・シリアル)コンフィギュレーション
2. PS(パッシブ・シリアル)コンフィギュレーション
3. JTAG ベース・コンフィギュレーション
この中で1番わかりやすくお安くできるのはASコンフィギュレーションだと思います。
ASコンフィギュレーションで Cyclone2 は、
シリアル・コンフィギュレーション・デバイス(EPCS1、EPCS4、EPCS16、EPCS64)を使用してコンフィギュレーションされます。
ここではシンプルでオーソドックスな8ピンの IC の EPCS1 を取り上げたいと思います。
シリアル・コンフィギュレーション・デバイスは、不揮発性のフラッシュ・メモリ・ベースのデバイスです
シリアル・コンフィギュレーション・デバイスへのプログラミングは、専用のダウンロードケーブルを利用します。
現在では ALTERA 製以外のものも安価で市販されています。普通は AS, PS, JTAG モードのコンフィグレーションが出来るようです。
すでに基板上に実装されているシリアル・コンフィグレーション・デバイスを、ASプログラミングインターフェース(10Pinコネクタ)に接続したダウンロード・ケーブルでプログラミングします。
基板上のシリアルコンフィグレーションデバイスをプログラミング中、ダウンロード・ケーブルは、nCEピンをHigh にして、AS インタフェースへの FPGA のアクセスを無効にします。
プログラミングが終了すると、Cyclone2 とシリアル・コンフィギュレーション・デバイスは次の4つの信号でインターフェースされます。
EPCS1 信号の方向 Cyclone2
------------------------
DATA → DATA0
DCLK ← DCLK
nCS ← nCSO
ASDI ← ASDO
EPCS1、EPCS4 は Cyclone2 からの DCLK を20MHzで使用、EPCS16、EPCS64 については 40MHz の高速で使用できます。
ASコンフィギュレーション(20MHz)とASコンフィギュレーション(40MHz)の選択は Cyclone2 の MSEL0 ピンと MSEL1 ピンで設定します。
詳細は
84.ALTERA Cyclone2 EP2C5T144 84番ピン MSEL1
85.ALTERA Cyclone2 EP2C5T144 85番ピン MSEL0
を参照して下さい。
シリアル・コンフィギュレーション・デバイスは簡単で低コストのうれしいコンフィギュレーション手法ですw
当ブログの内容による、いかなる結果や損害においても一切の責任は負いかねますのでご自身の責任の下でのご利用をお願いします。
前回で ALTERA Cyclone2 EP2C5T144 の端子144ピンの備忘録が終わりました。(かなり前ですが --;)
Cyclone2 をコンフィギュレーションする方法としては主に下記の3種類があります。
1. AS(アクティブ・シリアル)コンフィギュレーション
2. PS(パッシブ・シリアル)コンフィギュレーション
3. JTAG ベース・コンフィギュレーション
この中で1番わかりやすくお安くできるのはASコンフィギュレーションだと思います。
ASコンフィギュレーションで Cyclone2 は、
シリアル・コンフィギュレーション・デバイス(EPCS1、EPCS4、EPCS16、EPCS64)を使用してコンフィギュレーションされます。
ここではシンプルでオーソドックスな8ピンの IC の EPCS1 を取り上げたいと思います。
シリアル・コンフィギュレーション・デバイスは、不揮発性のフラッシュ・メモリ・ベースのデバイスです
シリアル・コンフィギュレーション・デバイスへのプログラミングは、専用のダウンロードケーブルを利用します。
現在では ALTERA 製以外のものも安価で市販されています。普通は AS, PS, JTAG モードのコンフィグレーションが出来るようです。
すでに基板上に実装されているシリアル・コンフィグレーション・デバイスを、ASプログラミングインターフェース(10Pinコネクタ)に接続したダウンロード・ケーブルでプログラミングします。
基板上のシリアルコンフィグレーションデバイスをプログラミング中、ダウンロード・ケーブルは、nCEピンをHigh にして、AS インタフェースへの FPGA のアクセスを無効にします。
プログラミングが終了すると、Cyclone2 とシリアル・コンフィギュレーション・デバイスは次の4つの信号でインターフェースされます。
EPCS1 信号の方向 Cyclone2
------------------------
DATA → DATA0
DCLK ← DCLK
nCS ← nCSO
ASDI ← ASDO
EPCS1、EPCS4 は Cyclone2 からの DCLK を20MHzで使用、EPCS16、EPCS64 については 40MHz の高速で使用できます。
ASコンフィギュレーション(20MHz)とASコンフィギュレーション(40MHz)の選択は Cyclone2 の MSEL0 ピンと MSEL1 ピンで設定します。
詳細は
84.ALTERA Cyclone2 EP2C5T144 84番ピン MSEL1
85.ALTERA Cyclone2 EP2C5T144 85番ピン MSEL0
を参照して下さい。
シリアル・コンフィギュレーション・デバイスは簡単で低コストのうれしいコンフィギュレーション手法ですw
ALTERA Cyclone2 EP2C5T144 144番ピン I/O, LVDS10n
■I/O
ユーザI/Oとして使用できます。
■LVDS10n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS10pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS10n (Tx, Rx)
ユーザI/Oとして使用できます。
■LVDS10n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS10pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS10n (Tx, Rx)
ALTERA Cyclone2 EP2C5T144 143番ピン I/O, LVDS10p, DM1T/BWS#1T
■I/O
ユーザI/Oとして使用できます。
■LVDS10p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS10nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DM1T/BWS#1T
外部メモリ・インタフェース用の信号(Data Mask:DM / Byte Write Select:BWS)に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS10p (Tx, Rx)
DM1T/BWS#1T (Output)
ユーザI/Oとして使用できます。
■LVDS10p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS10nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DM1T/BWS#1T
外部メモリ・インタフェース用の信号(Data Mask:DM / Byte Write Select:BWS)に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS10p (Tx, Rx)
DM1T/BWS#1T (Output)
ALTERA Cyclone2 EP2C5T144 142番ピン I/O, LVDS11n, DEV_CLRn
■I/O
ユーザI/Oとして使用できます。
■LVDS11n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS11pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
■DEV_CLRn
このピンをDEV_CLRnとして使用するには、デザインソフトウェアQuartusIIで Enabledevice-wide reset (DEV_CLRn) オプションをオンにします。
このピンがLowにドライブされると、すべてのレジスタがクリアされます。
このピンがHighにドライブされている場合、すべてのレジスタは、プログラムどおりに動作します。
※DEV_CLRnピンは、JTAGバウンダリ・スキャンまたはプログラミング動作には影響しません。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS11n (Tx, Rx)
DEV_CLRn (Input)
ユーザI/Oとして使用できます。
■LVDS11n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS11pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
■DEV_CLRn
このピンをDEV_CLRnとして使用するには、デザインソフトウェアQuartusIIで Enabledevice-wide reset (DEV_CLRn) オプションをオンにします。
このピンがLowにドライブされると、すべてのレジスタがクリアされます。
このピンがHighにドライブされている場合、すべてのレジスタは、プログラムどおりに動作します。
※DEV_CLRnピンは、JTAGバウンダリ・スキャンまたはプログラミング動作には影響しません。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS11n (Tx, Rx)
DEV_CLRn (Input)
ALTERA Cyclone2 EP2C5T144 141番ピン I/O, LVDS11p, DQ1T8
■I/O
ユーザI/Oとして使用できます。
■LVDS11p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS11nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DQ1T8
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS11p (Tx, Rx)
DQ1T8 (Input, Output)
ユーザI/Oとして使用できます。
■LVDS11p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS11nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DQ1T8
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS11p (Tx, Rx)
DQ1T8 (Input, Output)
ALTERA Cyclone2 EP2C5T144 140番ピン GND
GNDピンは次の17本です。
6,19,33,39,49,56,61,68,78,98,105,111,117,123,128,130,140
PLLのGNDは次の6本です。
GND_PLL1 → 34,36
GND_PLL2 → 106,108
GNDA_PLL1 → 38
GNDA_PLL2 → 110
基板のGNDパターンにすべてのGNDピンを接続してください。
6,19,33,39,49,56,61,68,78,98,105,111,117,123,128,130,140
PLLのGNDは次の6本です。
GND_PLL1 → 34,36
GND_PLL2 → 106,108
GNDA_PLL1 → 38
GNDA_PLL2 → 110
基板のGNDパターンにすべてのGNDピンを接続してください。
ALTERA Cyclone2 EP2C5T144 139番ピン I/O, LVDS12p, DQ1T7
■I/O
ユーザI/Oとして使用できます。
■LVDS12p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS12nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DQ1T7
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS12p (Tx, Rx)
DQ1T7 (Input, Output)
ユーザI/Oとして使用できます。
■LVDS12p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS12nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DQ1T7
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS12p (Tx, Rx)
DQ1T7 (Input, Output)
ALTERA Cyclone2 EP2C5T144 138番ピン VCCIO2
I/Oバンク[2]のI/O電源供給ピンです。(他に 116, 127番ピンがあります)
VCCIOは、標準I/O規格の入出力バッファに電源を供給します。
Cyclone2-EP2C5T144はI/Oバンクを4つ持っています。
バンク① 001 ～ 036 番ピン
バンク② 109 ～ 144 番ピン
バンク③ 073 ～ 108 番ピン
バンク④ 037 ～ 072 番ピン
各バンクは、異なる電圧レベルをサポートすることができます。
これは、異なる動作電圧やI/O電圧を必要とする他のデバイスに接続することができます。
接続されたVCCIO電圧レベルがQuartusIIソフトウェアの.pinリポートと一致していることを確認してください。
VCCIOは、標準I/O規格の入出力バッファに電源を供給します。
Cyclone2-EP2C5T144はI/Oバンクを4つ持っています。
バンク① 001 ～ 036 番ピン
バンク② 109 ～ 144 番ピン
バンク③ 073 ～ 108 番ピン
バンク④ 037 ～ 072 番ピン
各バンクは、異なる電圧レベルをサポートすることができます。
これは、異なる動作電圧やI/O電圧を必要とする他のデバイスに接続することができます。
接続されたVCCIO電圧レベルがQuartusIIソフトウェアの.pinリポートと一致していることを確認してください。
ALTERA Cyclone2 EP2C5T144 137番ピン I/O, LVDS12n, DQ1T6
■I/O
ユーザI/Oとして使用できます。
■LVDS12n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS12pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
■DQ1T6
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS12n (Tx, Rx)
DQ1T6 (Input, Output)
ユーザI/Oとして使用できます。
■LVDS12n
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS12pとペアで使用され、LVDS信号の送信または受信に使用することができます。"n"が付いたこのピンは、差動チャネルの-側信号を送受します。
■DQ1T6
外部メモリ・インタフェース用のデータ信号に使用できます。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS12n (Tx, Rx)
DQ1T6 (Input, Output)
ALTERA Cyclone2 EP2C5T144 136番ピン I/O, LVDS13p, DPCLK10/DQS1T
■I/O
ユーザI/Oとして使用できます。
■LVDS13p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS13nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DPCLK10/DQS1T
兼用クロックピン(DPCLK)は、Cyclone2内部のグローバル・クロック・ネットワークに接続してファン・アウトの大きいコントロール信号、PCI用のプロトコル・コントロール信号、または外部メモリ・インタフェース用の(DQS)信号に使用できます。
EP2C5T144には8本の(DPCLK/DQS)ピンがあります。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS13p (Tx, Rx)
DPCLK10/DQS1T (Input, Output)
ユーザI/Oとして使用できます。
■LVDS13p
差動トランスミッタ／レシーバの2つの機能を兼ねるチャネルです。
このチャネルはLVDS13nとペアで使用され、LVDS信号の送信または受信に使用することができます。"p"が付いたこのピンは、差動チャネルの+側信号を送受します。
■DPCLK10/DQS1T
兼用クロックピン(DPCLK)は、Cyclone2内部のグローバル・クロック・ネットワークに接続してファン・アウトの大きいコントロール信号、PCI用のプロトコル・コントロール信号、または外部メモリ・インタフェース用の(DQS)信号に使用できます。
EP2C5T144には8本の(DPCLK/DQS)ピンがあります。
これらのピンが使われない時は、I/Oバンク[2]のVCCIOまたはGNDにプルすることができます。
▲注意
未使用ピンの扱いは、デザインソフトウェアであるQuartusIIで、どのように設定されているかにより考慮されるべきです。
I/O (Input, Output)
LVDS13p (Tx, Rx)
DPCLK10/DQS1T (Input, Output)
前の10件 | -
